1. 事業内容
  2. 評価試験
  3. 静電破壊試験 (ESD試験)

静電破壊試験 (ESD試験)

目的

半導体や電子部品が静電気による電気ストレスを受けた場合の破壊耐量を評価します。

方法

各種PKGサイズのESD基板を多く取り揃えており、短納期・低コストで実施することができます。
特殊PKGサイズの場合は、新規作製することができます。
静電気の発生モデルにより、以下の3種類の方法があります。

人体モデル (HBM法:Human Body Model)

目的 : デバイスに対して人体から静電気が放電された場合を模擬した試験です。
試験条件例 : C=100pF、R=1.5KΩ、1 回印加 (C:コンデンサ容量、R:抵抗)
参考規格例 : EIAJ、JEDEC
対応範囲 : PIN数:1~512pin、電圧:±10~± 8000V

マシンモデル (MM法:Machine Model)

目的 : デバイスに対して機械から静電気が放電された場合を模擬した試験です。
試験条件例 : C=200pF、R=0Ω、1回印加 (C:コンデンサ容量、R:抵抗)
参考規格例 : JEITA、JEDEC
対応範囲 : PIN数:1~512pin、電圧:±10~±4000V

デバイス帯電モデル (CDM法:Charged Device Model)

目的 : デバイス自身が帯電して静電気が放電された場合を模擬した試験です。
試験条件例 : 1回印加
参考規格例 : JEITA、JEDEC
対応範囲 : PIN数:1~1024pin、電圧:±10~±4000V

 

        MM/HBM法 試験機                  専用基板 (製作可能)

Contact